• 北京:010-51292078 上海:021-51875830
    西安:029-86699670 南京:4008699035
    成都:4008699035 武漢:027-50767718
    廣州:4008699035 深圳:4008699035

    課程表 聯系我 在線聊 報名 付款 我們 QQ聊 切換寬屏
    汽車電子培訓班

       芯片、集成電路設計培訓課程表

            培訓結束后頒發工程師培訓證書。

       班.級.規.模.及.環.境

            為了保證培訓效果,增加互動環節,我們堅持小班授課,每期報名人數限3到5人。人手一機,全程實踐。

       上課時間和地點

              上課地點:【【上!浚和瑵髮W(滬西)/新城金郡商務樓(11號線白銀路站) 【深圳分部】:電影大廈(地鐵一號線大劇院站)/深圳大學成教院 【北京分部】:北京中山/福鑫大樓 【南京分部】:金港大廈(和燕路) 【武漢分部】:佳源大廈(高新二路) 【成都分部】:領館區1號(中和大道)
              本課程每期班限額5名,報滿即停止報名,請提前在線或電話預約

       課時
            ◆課時:咨詢在線客服
            ◆團體報名優惠措施:兩人95折優惠,三人或三人以上9折優惠 。注意:在讀學生憑學生證,即使一個人也優惠500元。
            
            ☆注重質量
            ☆邊講邊練

            ☆合格學員免費推薦工作


            專注高端培訓17年,曙海提供的課程得到本行業的廣泛認可,學員的能力
            得到大家的認同,受到用人單位的廣泛贊譽。

            ★實驗設備請點擊這兒查看★
       .質.量.保.障.

            1、培訓過程中,如有部分內容理解不透或消化不好,可免費在下期培訓班中重聽;
            2、培訓結束后免費提供半年的技術支持,充分保證培訓后出效果;
            3、培訓合格學員可享受免費推薦就業機會。

       .課.程.大.綱.
            全部授課內容均在計算機和實驗器材上實際操作。 周末班、連續班、晚班任選

    芯片、集成電路設計培訓課程表

     

    序號

    最近開課時

    芯片、集成電路設計系列培訓班

    J1
    Synopsys PrimeTime SI 培訓

    2021年9月6日(請抓緊報名)

    5天;
    30學時

    J2
    Cadence協同設計(Co-Design)

    2021年9月6日(請抓緊報名)

    5天;
    30學時

    J3
    Formality培訓班

    2021年9月6日(請抓緊報名)

    5天;
    30學時

    J4
    Allegro FPGA System Planner培訓

    2021年9月6日(請抓緊報名)

    5天;
    30學時

    J5
    SpringSoft Novas產品線培訓

    2021年9月6日(請抓緊報名)

    5天;
    30學時

    J6
    MentorGraphics Modelsim驗證培訓

    2021年9月6日(請抓緊報名)

    5天;
    30學時

    J7
    Mentor A/MS Design Verification培訓

    2021年9月6日(請抓緊報名)

    5天;
    30學時

    J8
    Synopsys TetraMAX EDA培訓

    2021年9月6日(請抓緊報名)

    5天;
    30學時

    J9
    Virtuoso Chip Assembly Router培訓

    2021年9月6日(請抓緊報名)

    5天;
    30學時

    J10
    MentorGraphics EDA驗證培訓

    2021年9月6日(請抓緊報名)

    5天;
    30學時

    J11
    Cadence Incisive設計驗證平臺培訓

    2021年9月6日(請抓緊報名)

    5天;
    30學時

    J12
    Synopsys DC-T培訓

    2021年9月6日(請抓緊報名)

    5天;
    30學時

    J13
    Mentor DFT ATPG & MBIST培訓

    2021年9月6日(請抓緊報名)

    5天;
    30學時

    J14
    Synopsys SystemVerilog VMM培訓

    2021年9月6日(請抓緊報名)

    5天;
    30學時

    J15
    Synopsys Hsim培訓

    2021年9月6日(請抓緊報名)

    5天;
    30學時